

## วงจรกรองความถี่หลายหน้าที่ในโหมดกระแส 3 อินพุต 1 เอาต์พุต โดยใช้ DDCC

ศุภวัฒน์ ลาวัณย์วิสุทธิ<sup>1</sup>, พนิดา อุทกศิริ<sup>2</sup>, วริศรา ลิขิตลือชา<sup>2</sup>, บัญชา ศรีวิโรจน์<sup>3</sup>, สมชาย ศรีสกุลเตียว<sup>4</sup> และ ธาดา คำแดง<sup>5</sup>

<sup>1</sup>สาขาวิชาเทคโนโลยีไฟฟ้า คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏเพชรบุรี

<sup>2</sup>สาขาวิชาวิศวกรรมสารสนเทศและการสื่อสาร คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏเทพสตรี

<sup>3</sup>สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยธนบุรี

<sup>4</sup>สาขาวิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์และสถาปัตยกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีราชมงคลอีสาน

<sup>5</sup>สาขาวิชาอุตสาหกรรมศึกษา คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏเทพสตรี

### บทคัดย่อ

บทความนี้นำเสนอโครงข่ายวงจรกรองความถี่หลายหน้าที่สามอินพุต-หนึ่งเอาต์พุต โดยใช้ DDCC ประกอบด้วยตัวต้านทาน และตัวเก็บประจุที่ต่อลงกราวด์ วงจรสามารถให้การตอบสนองการทำงานได้ 5 พังก์ชัน คือ พังก์ชันกรองผ่านความถี่สูง กรองผ่านความถี่ต่ำ กรองผ่านแถบความถี่ กรองหยุดแถบความถี่ และกรองผ่านทุกความถี่ สามารถควบคุมความถี่ธรรมชาติ และควอลิตี้แฟกเตอร์ได้อย่างเป็นอิสระจากกัน สมรรถนะของวงจรกรองความถี่ที่นำเสนอถูกทดสอบผ่านการจำลองผลการทำงานด้วยโปรแกรม PSpice โดยใช้เทคโนโลยีทรานซิสเตอร์ (CMOS) ขนาด 0.18 $\mu$ m TSMC ผลการทดสอบวงจรที่ได้มีความสอดคล้องกับที่คาดการณ์ไว้ในทางทฤษฎี

**คำสำคัญ:** โครงข่ายวงจรกรองความถี่หลายหน้าที่, DDCC

# Multi-input single-output current-mode multifunction filter using DDCC

Supawat Lawanwisut<sup>1</sup>, Panida Utoksiri<sup>2</sup>, Warissara Likitluecha<sup>2</sup>, Bancha Sriviroj<sup>3</sup>, Somchai Srisakultiew<sup>4</sup> and Tada Comedang<sup>5</sup>

<sup>1</sup>Department of Computer Electronics Technology, Faculty of Industrial Technology, Phetchaburi Rajabhat University

<sup>2</sup>Department of Information and Communication Engineering, Faculty of Industrial Technology, Thepsatri University

<sup>3</sup>Department of Electrical Engineering, Faculty of Engineering, Thonburi University

<sup>4</sup>Department of Computer Engineering, Faculty of Engineering and Architecture, Rajamangala University of Technology Isan

<sup>5</sup>Department of Industrial Education, Faculty of Industrial Technology, Thepsatri University

## Abstract

This paper describes the multifunction filter network with three-inputs single-output configuration employing differential difference current conveyor (DDCC) with grounded resistors and capacitors, availability of low pass, band pass, high pass, band stop and all pass filter responses, the quality factor and nature frequency can be tuned independently. The theoretical results are verified by PSpice simulator using 0.18  $\mu\text{m}$  TSMC (CMOS) technology parameters. The given results agree well with the theoretical anticipation.

**Keywords:** Multifunction filter network, Differential difference current conveyor (DDCC)

## 1. บทนำ

วงจรกรองความถี่เป็นวงจรหนึ่งที่มีความสำคัญในระบบการประมวลผลสัญญาณแอนะล็อกซึ่งถูกนำมาใช้อย่างแพร่หลายในหลายสาขา งานอิเล็กทรอนิกส์ระบบสื่อสาร ระบบควบคุมและเครื่องมือวัด [1] โดยเฉพาะวงจรกรองความถี่ที่สามารถให้ผลตอบสนองการกรองความถี่ได้หลายหน้าที่ในโครงสร้างวงจรเดียวกันหรือเรียกว่า วงจรกรองความถี่หลายหน้าที่นั้นได้รับความสนใจเป็นอย่างมากในสาขาการระบบเครือข่าย ที่ผ่านมามีวงจรกรองผ่านทุกความถี่นำเสนอโดยใช้อุปกรณ์แอคทีฟที่แตกต่างกัน [1-7] วงจรกรองความถี่หลายหน้าที่โดยใช้อุปกรณ์แอคทีฟเป็นวงจรพื้นฐานจะทำงานได้ที่ความถี่ที่จำกัด นอกจากนี้ใช้อุปกรณ์แอคทีฟเป็นวงจรมหาศาลและซับซ้อนซึ่งเมื่อนำมาสร้างเป็นวงจรรวมจะใช้พื้นที่ชิปมาก ดังนั้นมีความพยายามออกแบบวงจรกรองผ่านทุกความถี่โดยใช้อุปกรณ์แอคทีฟแบบอื่นๆ


ในปี 2004, Jianping Hu [8] differential difference current conveyor (DDCC) โดยใช้เทคโนโลยีทรานซิสเตอร์ (CMOS) ข้อดีของวงจร DDCC เช่น สามารถสร้างฟังก์ชันบวกและลบแรงดันได้โดยง่าย อินพุตอิมพีแดนซ์สูง จึงสะดวกต่อการนำไปต่อคาสเคดอันดับสูงขึ้นเป็นต้น

ดังนั้นในบทความนี้ ผู้วิจัยมีจุดมุ่งหมายเพื่อจะสังเคราะห์และออกแบบวงจรกรองความถี่หลายหน้าที่ในโหมดกระแส 3 อินพุต 1 เอาต์พุต โดยใช้ DDCC เพื่อให้วงจรสามารถควบคุมค่าความถี่ธรรมชาติและค่าควอลิตี้แฟกเตอร์ได้อย่างเป็นอิสระต่อกัน วงจรที่นำเสนอจะถูกตรวจสอบการทำงาน ด้วยโปรแกรม PSpice เพื่อยืนยันทฤษฎีที่นำเสนอ

## 2. ทฤษฎีและหลักการ

### 2.1 วงจร DDCC

เนื่องจากวงจรที่นำเสนอประกอบไปด้วยอุปกรณ์หลักคือ DDCC มีสัญลักษณ์ดังรูปที่ 1 หัวข้อนี้จึงขอกล่าวถึง DDCC พอสังเขป ความสัมพันธ์ของกระแสและแรงดันของ DDCC แสดงด้วยสมการที่ (1)




รูปที่ 1 สัญลักษณ์ของ DDCC

$$\begin{aligned} I_{Y1} &= I_{Y2} = I_{Y3} = 0 \\ V_X &= V_{Y1} - V_{Y2} + V_{Y3} \\ I_{Z+} &= I_X \\ I_{Z-} &= -I_X \end{aligned} \quad (1)$$

### 2.2 การออกแบบโครงข่ายวงจรกรองความถี่

ออกแบบโครงข่ายวงจรกรองความถี่ ประกอบด้วยวงจรดิฟเฟอเรนเชียลดิฟเฟอเรนเชียเตอร์แบบไม่มีการสูญเสีย (Lossless Differentiator) ต่อร่วมกับวงจรรวมสัญญาณ และวงจรขยายสัญญาณ (Amplifier) โดยการจับบล็อกไดอะแกรมในลักษณะคาสเคดกัน ดังแสดงในรูปที่ 2



รูปที่ 2 บล็อกไดอะแกรมการสังเคราะห์โครงข่ายวงจรกรองความถี่

จากรูปที่ 2 สามารถเขียนสมการถ่ายโอนฟังก์ชันได้ดังนี้

$$I_{out} = \left[ \frac{-s^2 I_{in1} - \frac{s}{\tau_1} I_{in2} + \left( s^2 + \frac{sk}{\tau_1} + \frac{1}{\tau_1 \tau_2} \right) I_{in3}}{s^2 + \frac{sk}{\tau_1} + \frac{1}{\tau_1 \tau_2}} \right] \quad (2)$$


จากสมการที่ (2) จะได้ค่าความถี่ธรรมชาติและควอลิตี้แฟกเตอร์ดังนี้

$$\omega_0 = \sqrt{\frac{1}{\tau_1 \tau_2}}, \quad Q = \frac{1}{K} \sqrt{\frac{\tau_1}{\tau_2}} \quad (3)$$

## 2.2 วงจรดีฟเฟอร์เรนเชียลและวงจรขยายกระแส

การออกแบบวงจรดีฟเฟอร์เรนเชียลที่ไม่มี การสูญเสียแบบบวกในครั้งนี้จะใช้อุปกรณ์แอคทีฟ DDCC1 วงจร ตัวเก็บประจุ 1 ตัวต่อลงกราวด์ และตัวต้านทาน 1 ตัว ดังรูปที่ 3 ซึ่งจะได้ฟังก์ชันถ่ายโอนดังนี้


$$\frac{I_{out}}{I_{in}} = R_1 C_{1s} \quad (4)$$



รูปที่ 3 วงจรดีฟเฟอร์เรนเชียลแบบบวกที่ ไม่มีการสูญเสีย

การออกแบบวงจรดีฟเฟอร์เรนเชียลที่ไม่มี การสูญเสียแบบลบในครั้งนี้จะใช้อุปกรณ์แอคทีฟ DDCC1 วงจร ตัวเก็บ ประจุ 1 ตัวต่อลงกราวด์ และตัวต้านทาน 1 ตัว ดังรูปที่ 4 ซึ่งจะได้ฟังก์ชันถ่ายโอนดังนี้


$$\frac{I_{out}}{I_{in}} = R_2 C_{2s} \quad (5)$$



รูปที่ 4 วงจรดีฟเฟอร์เรนเชียลแบบลบที่ ไม่มีการสูญเสีย

การออกแบบวงจรขยายกระแสจะใช้อุปกรณ์แอคทีฟ DDCC 1 วงจร และตัวต้านทาน 2 ตัว ดังรูปที่ 5 ซึ่งจะได้ฟังก์ชันถ่าย โอนดังนี้

$$\frac{I_{out}}{I_{in}} = R_3 R_4 \quad (6)$$



รูปที่ 5 วงจรขยายกระแส

## 3. วงจรกรองความถี่ที่นำเสนอ

โครงข่ายวงจรกรองความถี่หลายหน้าที่สามอินพุต-หนึ่ง เอาต์พุตที่ได้จากการออกแบบ ซึ่งผลตอบสนองความถี่ทาง เอาต์พุตประกอบด้วย ฟังก์ชันกรองผ่านความถี่สูง ฟังก์ชัน กรองผ่านความถี่ต่ำ ฟังก์ชันกรองผ่านแถบความถี่ ฟังก์ชัน กรองหยุดแถบความถี่ และฟังก์ชันกรองผ่านทุกความถี่ ดัง แสดงในรูปที่ 6 และหาฟังก์ชันถ่ายโอนได้ดังนี้


$$\begin{aligned}\tau_1 &= R_1 C_{1s} \\ \tau_2 &= R_2 C_{2s} \\ k &= \frac{R_3}{R_4}\end{aligned}\quad (7)$$

แทนค่าสมการ (7) ใน สมการที่ (2) จะได้

$$I_{out} = \frac{\left[ -s^2 I_{in1} - \frac{s}{R_1 C_{1s}} I_{in2} + \left( s^2 + \frac{s \frac{R_3}{R_4}}{R_1 C_{1s}} + \frac{1}{R_1 C_{1s} R_2 C_{2s}} \right) I_{in3} \right]}{s^2 + \frac{s \frac{R_3}{R_4}}{R_1 C_{1s}} + \frac{1}{R_1 C_{1s} R_2 C_{2s}}}\quad (8)$$

จากสมการที่ (8) การกรองความถี่ทั้งห้าแบบสามารถกำหนดได้ตามตารางที่ 1 ดังนั้นวงจรที่นำเสนอสามารถสร้างการกรองความถี่ได้ห้าแบบในวงจรเดียวจากสมการที่ (2) จะได้ค่าความถี่ธรรมชาติและควอลิตี้แฟกเตอร์ดังนี้


$$\begin{aligned}\omega_0 &= \sqrt{\frac{1}{R_1 C_{1s} R_2 C_{2s}}}, \\ Q &= \frac{1}{R_3 / R_4} \sqrt{\frac{R_1 C_{1s}}{R_2 C_{2s}}}\end{aligned}\quad (9)$$



รูปที่ 6 วงจรกรองความถี่หลายหน้าที่ที่นำเสนอ

#### 4. ผลการจำลองการทำงาน

วงจรกรองความถี่หลายหน้าที่ที่สามอินพุต-หนึ่งเอาต์พุตได้ใช้เทคโนโลยีทรานซิสเตอร์ 0.18μm TSMC มีโครงสร้างวงจรดังรูปที่ 7 โดยใช้โปรแกรม Pspice จำลองการทำงานเพื่อเป็นการทดสอบและยืนยันสมรรถนะของวงจรที่นำเสนอ ใช้แหล่งจ่ายแรงดัน ±1.75 V และค่าพารามิเตอร์ของอุปกรณ์พาสซีฟได้แก่ C<sub>1</sub>=C<sub>2</sub>=1nF, และ R<sub>1</sub>=100kΩ, R<sub>2</sub>=1kΩ, และ R<sub>3</sub>=R<sub>4</sub>= 500kΩ ตามลำดับ




รูปที่ 7 โครงสร้างภายในของ DDCC ที่ใช้ในการจำลองการทำงาน [9]


การทดสอบผลการตอบสนองของสัญญาณความถี่ โดยป้อนอินพุตเป็นสัญญาณไซน์หรือ AC กำหนดกระแสตามตารางที่ 1 พบว่าวงจรสามารถตอบสนองฟังก์ชันกรองความถี่ทั้ง 5 แบบ คือ ฟังก์ชันกรองผ่านความถี่สูง กรองผ่านความถี่ต่ำ กรองผ่านแถบความถี่ กรองหยุดแถบความถี่ และกรองผ่านทุกความถี่ วงจรทำงานตอบสนองความถี่เท่ากับ 3.01MHz ความถี่คutoff ด้านต่ำ หรือ f<sub>CL</sub> เท่ากับ 2.85MHz ความถี่คutoff ด้านสูง หรือ f<sub>CH</sub> เท่ากับ 3.26MHz และ Q=1 ดังแสดงในรูปที่ 8 และ การทดสอบการตอบสนองทางเฟสของวงจร โดยวัดจากฟังก์ชันกรองผ่านทุกความถี่เพื่อยืนยันการทำงานของวงจรว่านำมาใช้เป็นวงจรเลื่อนเฟสได้จริง นำผลที่ได้จากการวัดมาทำการพล็อตกราฟเพื่อแสดงผลการตอบสนองทางเฟสแต่ละช่วงความถี่แสดงในรูปที่ 9

ตารางที่ 1 การกำหนดกระแสอินพุต


| ฟังก์ชันกรองความถี่ | กระแสอินพุต |           |           |
|---------------------|-------------|-----------|-----------|
| $I_{out}$           | $I_{in1}$   | $I_{in2}$ | $I_{in3}$ |
| LPF                 | 1           | 1         | 1         |
| HPF                 | -1          | 0         | 0         |
| BPF                 | 0           | -1        | 0         |
| BSF                 | 0           | -1        | 1         |
| APF                 | 0           | 2         | 1         |



รูปที่ 8 ผลตอบสนองความถี่ของโครงข่ายที่นำเสนอ




รูปที่ 9 ผลตอบสนองทางเฟสของฟังก์ชันกรองผ่านทุกความถี่




รูปที่ 10 ผลตอบสนองทางขนาดของฟังก์ชันกรองแถบความถี่ผ่านเมื่อเปลี่ยนแปลงค่า  $R_3$

การทดสอบสมรรถนะการควบคุมควอลิตี้แฟกเตอร์ด้วยการปรับค่า  $R_3=1k\Omega$ ,  $3k\Omega$ , และ  $5k\Omega$  ตามลำดับโดยทดสอบที่ฟังก์ชันกรองผ่านแถบความถี่ พบว่าวงจรให้การตอบสนองความถี่ธรรมชาติ หรือ  $f_0$  เท่ากับ  $3.01MHz$

เหมือนกันแต่ค่าควอลิตี้แฟกเตอร์มีการเปลี่ยนแปลง ดังแสดงในรูปที่ 10 ส่วนในรูปที่ 11 แสดงผลตอบสนองทางขนาดของฟังก์ชันกรองแถบความถี่ผ่าน เมื่อเปลี่ยนแปลงค่า  $R_1=1k\Omega$ ,  $3k\Omega$ , และ  $5k\Omega$  จากผลการจำลองพบว่า สามารถปรับความถี่ธรรมชาติได้อย่างอิสระจากค่าควอลิตี้แฟกเตอร์สอดคล้องกับสมการที่ (9) รูปที่ 12 เป็นผลการจำลองผลตอบสนองเชิงเวลาของวงจรกรองความถี่ที่นำเสนอ โดยป้อนสัญญาณไซน์  $7\mu A$  ที่ความถี่  $3MHz$



รูปที่ 11 ผลตอบสนองทางขนาดของฟังก์ชันกรองแถบความถี่ผ่านเมื่อเปลี่ยนแปลงค่า  $R_1$



รูปที่ 12 ผลตอบสนองเชิงเวลาของวงจร ต่อสัญญาณไซน์ที่ความถี่  $3MHz$

## 5. สรุปผล

การทดสอบวงจรกรองความถี่ที่นำเสนอด้วยโปรแกรม PSpice ที่มีโครงสร้างของ DDCC ใช้เทคโนโลยีทรานซิสเตอร์  $0.18\mu m$  TSMC สมรรถนะของวงจรถูกต้องตามหลักทฤษฎี และ ตรงตามวัตถุประสงค์ที่ตั้งไว้ โดยมีรายละเอียดขั้นตอนและผลการทดสอบโดยสรุปได้ดังนี้ จากการทดสอบพบว่า วงจรสามารถตอบสนองการทำงานได้ 5 ฟังก์ชัน ได้แก่ ฟังก์ชันกรองผ่านความถี่สูง กรองผ่านความถี่ต่ำ กรองผ่านแถบความถี่ กรองหยุดแถบความถี่ และกรองผ่านทุกความถี่ สามารถควบคุมค่าความถี่ธรรมชาติและค่าควอลิตี้แฟกเตอร์ได้อย่างเป็นอิสระต่อกัน

## 6. เอกสารอ้างอิง

- [1] M. Kumngern, and S. Junnapiya, "Tunable voltage-mode multifunction biquadratic filter with three inputs single output employing three single-ended OTAs and two capacitor," The 4th International Conference on Intelligent System Modeling and Simulation, 2013, pp. 642-645.
- [2] Y.H. Ghallab, M.A. El-Ela, and M. Elsaid, "A novel universal voltage-mode filter With three inputs and single output using only two operational floating current conveyor," The 12th International Conference on Microelectronics, 2000, pp. 95-98.
- [3] J.W. Horng, "High-input impedance voltage-mode universal biquadratic filter using three plus-type CCIs," IEEE Transactions on Circuits and Systems, 2001, pp. 996-997.
- [4] M. Sagbas, and M. Koksai, "An electronically tunable voltage-mode universal filter using two current conveyors," Research in Microelectronics and Electronics, 2006, pp. 137-140.
- [5] M. Kumngern, M. Somdunyanok, and P. Prommee, "High-input impedance voltage-mode multifunction filter with three-input single-output based on simple CMOS OTAs," IEEE International Symposium on Communications and Information Technologies, 2008, pp. 426-431.
- [6] W.Y. Chiu, and J.W. Horng, "High-input and low-output impedance voltage-mode universal biquadratic filter using DDCCs," IEEE Transactions on Circuits and Systems, 2007, pp. 649-652.
- [7] M. Kumngern, and S. Junnapiya, "Voltage-mode universal filter with three-input single-output using DDCCs," IEEE Transactions on Circuits and Systems, 2010, pp. 746-749.
- [8] J. Hu, Y. Xia, T. Xu and H. Dong, "A New CMOS Differential Difference Current Conveyor and Its Applications," 2004 International Conference on Communications, Circuits and Systems, Vol. 2, 2004, pp. 1156-1160.
- [9] S. Maheshwari, A. Gangwar, "Versatile Voltage-Mode Universal Filter Using Differential Difference Current Conveyor" Circuits and Systems, 2011, Vol. 2, pp. 210-216.