วงจรกรองความถี่หลายหน้าที่ในโหมดกระแส 3 อินพุต 1 เอาต์พุต โดยใช้ DDCC

ศุภวัฒน์ ลาวัณย์วิสุทธิ์[1], พนิดา อุทกศิริ[2], วริศรา ลิขิตลือชา[2], บัญชา ศรีวิโรจน์[3], สมชาย ศรีสกุลเตียว[4] และ ธาดา คำแดง[5]
[1]สาขาวิชาเทคโนโลยีไฟฟ้า คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏเพชรบุรี
[2]สาขาวิชาวิศวกรรมสารสนเทศและการสื่อสาร คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏเทพสตรี
[3]สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยธนบุรี
[4]สาขาวิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์และสถาปัตยกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีราชมงคลอีสาน
[5]สาขาวิชาอุตสาหกรรมศึกษา คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏเทพสตรี

บทคัดย่อ

บทความนี้นำเสนอโครงข่ายวงจรกรองความถี่หลายหน้าที่สามอินพุต-หนึ่งเอาต์พุต โดยใช้ DDCC ประกอบด้วยตัวต้านทาน และตัวเก็บประจุที่ต่อลงกราวนด์ วงจรสามารถให้การตอบสนองการทำงานได้ 5 ฟังก์ชัน คือ ฟังก์ชันกรองผ่านความถี่สูง กรองผ่านความถี่ต่ำ กรองผ่านแถบความถี่ กรองหยุดแถบความถี่ และกรองผ่านทุกความถี่ สามารถควบคุมความถี่ธรรมชาติ และควอลิตี้เฟคเตอร์ได้อย่างเป็นอิสระจากกัน สมรรถนะของวงจรกรองความถี่ที่นำเสนอถูกทดสอบผ่านการจำลองผลการทำงานด้วยโปรแกรม PSpiceโดยใช้เทคโนโลยีทรานซิสเตอร์ (CMOS) ขนาด 0.18μm TSMC ผลการทดสอบวงจรที่ได้มีความสอดคล้องกับที่คาดการณ์ไว้ในทางทฤษฎี

คำสำคัญ: โครงข่ายวงจรกรองความถี่หลายหน้า, DDCC

Multi-input single-output current-mode multifunction filter using DDCC

Supawat Lawanwisut[1], Panida Utoksiri[2], Warissara Likitluecha[2], Bancha Sriviroj[3] , Somchai Srisakultiew[4] and Tada Comedang[5]

[1]Department of Computer Electronics Technology, Faculty of Industrial Technology, PhetchaburiRajabhat University

[2]Department of Information and Communication Engineering, Faculty of Industrial Technology, Thepsatri University

[3]Department of Electrical Engineering, Faculty of Engineering, Thonburi University

[4]Department of Computer Engineering, Faculty of Engineering and Architecture, Rajamangala University of Technology Isan

[5]Department of Industrial Education, Faculty of Industrial Technology, Thepsatri University

Abstract

This paper describes the multifunction filter network with three-inputs single-output configuration employing differential difference current conveyor (DDCC) with grounded resistors and capacitors , availability of low pass, band pass, high pass, band stop and all pass filter responses, the quality factor and nature frequency can be tuned independently. The theoretical results are verified by PSpice simulator using 0.18 μm TSMC (CMOS) technology parameters. The given results agree well with the theoretical anticipation.

Keywords: Multifunction filter network, Differential difference current conveyor (DDCC)

1. บทนำ

วงจรกรองความถี่เป็นวงจรหนึ่งที่มีความสำคัญในระบบการประมวลผลสัญญาณแอนะล็อกซึ่งถูกนำมาใช้อย่างแพร่หลายในหลายสาขางาน เช่น งานอิเล็กทรอนิกส์ระบบสื่อสาร ระบบควบคุมและเครื่องมือวัด [1] โดยเฉพาะวงจรกรองความถี่ที่สามารถให้ผลตอบสนองการกรองความถี่ได้หลายหน้าที่ในโครงสร้างวงจรเดียวกันหรือเรียกว่าวงจร กรองความถี่หลายหน้าที่นั้นได้รับความสนใจเป็นอย่างมากในสาขางานระบบเครือข่าย ที่ผ่านมามีวงจรกรองผ่านทุกความถี่นำเสนอโดยใช้อุปกรณ์แอคทีฟที่แตกต่างกัน [1-7] วงจรกรองกรองความถี่หลายหน้าที่โดยใช้ออปแอมป์เป็นวงจรพื้นฐานจะทำงานได้ที่ความถี่ที่จำกัด นอกจากนี้ออปแอมป์เป็นวงจรขนาดใหญ่และซับซ้อนซึ่งเมื่อนำมาสร้างเป็นวงจรรวมจะใช้พื้นที่ชิปมาก ดังนั้นมีความพยายามออกแบบวงจรกรองผ่านทุกความถี่โดยใช้อุปกรณ์แอคทีฟแบบอื่นๆ

ในปี 2004, Jianping Hu [8] differential difference current conveyor (DDCC)โดยใช้เทคโนโลยีทรานซิสเตอร์ (CMOS)ข้อดีของวงจร DDCC เช่น สามารถสร้างฟังก์ชันบวกและลบแรงดันได้โดยง่ายอินพุตอิมพีแดนซ์สูงจึงสะดวกต่อการนำไปต่อคาสเคดอันดับสูงขึ้นเป็นต้น

ดังนั้นในบทความนี้ ผู้วิจัยมีจุดมุ่งหมายเพื่อจะสังเคราะห์และออกแบบวงจรกรองความถี่หลายหน้าที่ในโหมดกระแส 3 อินพุต 1 เอาต์พุต โดยใช้ DDCCเพื่อให้วงจรสามารถควบคุมค่าความถี่ธรรมชาติและค่าควอลิตี้แฟกเตอร์ได้อย่างเป็นอิสระต่อกัน วงจรที่นำเสนอจะถูกตรวจสอบการทำงาน ด้วยโปรแกรมPSpiceเพื่อยืนยันทฤษฎีที่นำเสนอ

2. ทฤษฎีและหลักการ

2.1วงจร DDCC

เนื่องจากวงจรที่นำเสนอประกอบไปด้วยอุปกรณ์หลักคือ DDCCมีสัญลักษณ์ดังรูปที่ 1หัวข้อนี้จึงขอกล่าวถึง DDCCพอสังเขป ความสัมพันธ์ของกระแสและแรงดันของ DDCC แสดงด้วยสมการที่ (1)



รูปที่ 1 สัญลักษณ์ของ DDCC

$$\begin{aligned} I_{Y1} &= I_{Y2} = I_{Y3} = 0 \\ V_X &= V_{Y1} - V_{Y2} + V_{Y3} \\ I_{Z+} &= I_x \\ I_{Z-} &= -I_x \end{aligned} \quad (1)$$

2.2 การออกแบบโครงข่ายวงจรกรองความถี่

ออกแบบโครงข่ายวงจรกรองความถี่ ประกอบด้วยวงจรดิฟเฟอร์เรนชิเอเตอร์แบบไม่มีการสูญเสีย (Lossless Differentiator) ต่อร่วมกับวงจรรวมสัญญาณ และวงจรขยายสัญญาณ (Amplifier) โดยการจัดบล็อกไดอะแกรมในลักษณะคาสเคดกัน ดังแสดงในรูปที่ 2



รูปที่ 2 บล็อกไดอะแกรมการสังเคราะห์โครงข่ายวงจรกรองความถี่

จากรูปที่ 2 สามารถเขียนสมการถ่ายโอนฟังก์ชันได้ดังนี้

$$I_{out} = \left[\frac{-s^2 I_{in1} - \frac{s}{\tau_1} I_{in2} + \left(s^2 + \frac{sk}{\tau_1} + \frac{1}{\tau_1 \tau_2} \right) I_{in3}}{s^2 + \frac{sk}{\tau_1} + \frac{1}{\tau_1 \tau_2}} \right] \quad (2)$$

จากสมการที่ (2) จะได้ค่าความถี่ธรรมชาติและควอลิตี้แฟคเตอร์ดังนี้

$$\omega_0 = \sqrt{\frac{1}{\tau_1\tau_2}}, \qquad Q = \frac{1}{K}\sqrt{\frac{\tau_1}{\tau_2}} \tag{3}$$

2.2 วงจรดิฟเฟอร์เรนซิเอเตอร์และวงจรขยายกระแส

การออกแบบวงจรดิฟเฟอร์เรนซิเอเตอร์ที่ไม่มีการสูญเสียแบบบวกในครั้งนี้จะใช้อุปกรณ์แอคทีฟ DDCC1 วงจร ตัวเก็บประจุ 1 ตัวต่อลงกราวนด์ และตัวต้านทาน 1 ตัว ดังรูปที่ 3 ซึ่งจะได้ฟังก์ชันถ่ายโอนดังนี้

$$\frac{I_{out}}{I_{in}} = R_1C_{1S} \tag{4}$$



รูปที่ 3 วงจรดิฟเฟอร์เรนซิเอเตอร์แบบบวกที่ไม่มีการสูญเสีย

การออกแบบวงจรดิฟเฟอร์เรนซิเอเตอร์ที่ไม่มีการสูญเสียแบบลบในครั้งนี้จะใช้อุปกรณ์แอคทีฟ DDCC1 วงจร ตัวเก็บประจุ 1 ตัวต่อลงกราวนด์ และตัวต้านทาน 1 ตัว ดังรูปที่ 4 ซึ่งจะได้ฟังก์ชันถ่ายโอนดังนี้

$$\frac{I_{out}}{I_{in}} = R_2C_{2S} \tag{5}$$



รูปที่ 4 วงจรดิฟเฟอร์เรนซิเอเตอร์แบบลบที่ไม่มีการสูญเสีย

การออกแบบวงจรขยายกระแสจะใช้อุปกรณ์แอคทีฟ DDCC 1 วงจร และตัวต้านทาน 2ตัว ดังรูปที่ 5ซึ่งจะได้ฟังก์ชันถ่ายโอนดังนี้

$$\frac{I_{out}}{I_{in}} = R_3R_4 \tag{6}$$



รูปที่ 5 วงจรขยายกระแส

3. วงจรกรองความถี่ที่นำเสนอ

โครงข่ายวงจรกรองความถี่หลายหน้าที่สามอินพุต-หนึ่งเอาต์พุตที่ได้จากการออกแบบ ซึ่งผลตอบสนองความถี่ทางเอาต์พุตประกอบด้วย ฟังก์ชันกรองผ่านความถี่สูง ฟังก์ชันกรองผ่านความถี่ต่ำ ฟังก์ชันกรองผ่านแถบความถี่ ฟังก์ชันกรองหยุดแถบความถี่ และฟังก์ชันกรองผ่านทุกความถี่ ดังแสดงในรูปที่ 6 และหาฟังก์ชันถ่ายโอนได้ดังนี้

$$\tau_1 = R_1 C_{1s}$$
$$\tau_2 = R_2 C_{2s} \quad (7)$$
$$k = \frac{R_3}{R_4}$$

แทนค่าสมการ (7) ใน สมการที่ (2) จะได้

$$I_{out} = \left[\frac{-s^2 I_{in1} - \frac{s}{R_1 C_{1S}} I_{in2} + \left(s^2 + \frac{s\frac{R_3}{R_4}}{R_1 C_{1S}} + \frac{1}{R_1 C_{1S} R_2 C_{2S}} \right) I_{in3}}{s^2 + \frac{s\frac{R_3}{R_4}}{R_1 C_{1S}} + \frac{1}{R_1 C_{1S} R_2 C_{2S}}} \right] \quad (8)$$

จากสมการที่ (8) การกรองความถี่ทั้งห้าแบบสามารถกำหนดได้ตามตารางที่ 1 ดังนั้นวงจรที่นำเสนอสามารถสร้างการกรองความถี่ได้ห้าแบบในวงจรเดียวจากสมการที่ (2) จะได้ค่าความถี่ธรรมชาติและควอลิตี้แฟคเตอร์ดังนี้

$$\omega_0 = \sqrt{\frac{1}{R_1 C_{1S} R_2 C_{2S}}}, \quad (9)$$
$$Q = \frac{1}{R_3 / R_4} \sqrt{\frac{R_1 C_{1S}}{R_2 C_{2S}}}$$



รูปที่ 6 วงจรกรองความถี่หลายหน้าที่ที่นำเสนอ

4. ผลการจำลองการทำงาน

วงจรกรองความถี่หลายหน้าที่สามอินพุต-หนึ่งเอาต์พุต ได้ใช้เทคโนโลยีทรานซิสเตอร์ 0.18μm TSMCมีโครงสร้างวงจรดังรูปที่ 7 โดยใช้โปรแกรม Pspiceจำลองการทำงานเพื่อเป็นการทดสอบและยืนยันสมรรถนะของวงจรที่นำเสนอ ใช้แหล่งจ่ายแรงดัน ±1.75 V และค่าพารามิเตอร์ของอุปกรณ์พาสซีฟได้แก่C_1=C_2=1*n*F, และ R_1=100kΩ, R_2= 1kΩ, และ R_3=R_4= 500kΩ ตามลำดับ



รูปที่ 7 โครงสร้างภายในของ DDCC ที่ใช้ในการจำลองการทำงาน [9]

การทดสอบผลการตอบสนองของสัญญาณความถี่ โดยป้อนอินพุตเป็นสัญญาณไซน์หรือ AC กำหนดกระแส ตามตารางที่ 1 พบว่าวงจรสามารถตอบสนองฟังก์ชันกรองความถี่ทั้ง 5 แบบ คือ ฟังก์ชันกรองผ่านความถี่สูง กรองผ่านความถี่ต่ำ กรองผ่านแถบความถี่ กรองหยุดแถบความถี่ และกรองผ่านทุกความถี่f_0วงจรทำงานตอบสนองความถี่เท่ากับ 3.01*M*Hz ความถี่คัตออฟด้านต่ำ หรือf_{CL}เท่ากับ 2.85*M*Hz ความถี่คัตออฟด้านสูง หรือf_{CH}เท่ากับ 3.26*M*Hz และQ=1 ดังแสดงในรูปที่ 8 และ การทดสอบการตอบสนองทางเฟสของวงจร โดยวัดจากฟังก์ชันกรองผ่านทุกความถี่เพื่อยืนยันการทำงานของวงจรว่านำมาใช้เป็นวงจรเลื่อนเฟสได้จริง นำผลที่ได้จากการวัดมาทำการพล็อตกราฟเพื่อแสดงผลการตอบสนองทางเฟสแต่ละช่วงความถี่แสดงในรูปที่ 9

ตารางที่ 1 การกำหนดกระแสอินพุต

ฟังก์ชันกรองความถี่	กระแสอินพุต		
I_{Out}	I_{in1}	I_{in2}	I_{in3}
LPF	1	1	1
HPF	-1	0	0
BPF	0	-1	0
BSF	0	-1	1
APF	0	2	1



รูปที่ 8 ผลตอบสนองความถี่ของโครงข่ายที่นำเสนอ



รูปที่ 9 ผลตอบสนองทางเฟสของฟังก์ชันกรองผ่านทุกความถี่



รูปที่ 10 ผลตอบสนองทางขนาดของฟังก์ชันกรองแถบความถี่ผ่านเมื่อเปลี่ยนแปลงค่า R_3

การทดสอบสมรรถนะการควบคุมควอลิตี้แฟคเตอร์ด้วยการปรับค่าR_3=1$k\Omega$, 3$k\Omega$, และ 5$k\Omega$ ตามลำดับโดยทดสอบที่ฟังก์ชันกรองผ่านแถบความถี่ พบว่าวงจรให้การตอบสนองความถี่ธรรมชาติ หรือf_0 เท่ากับ 3.01MHz เหมือนกันแต่ค่าควอลิตี้แฟคเตอร์มีการเปลี่ยนแปลง ดังแสดงในรูปที่ 10 ส่วนในรูปที่ 11 แสดงผลตอบสนองทางขนาดของฟังก์ชันกรองแถบความถี่ผ่าน เมื่อเปลี่ยนแปลงค่า R_1 =1$k\Omega$, 3$k\Omega$, และ 5$k\Omega$จากผลการจำลองพบว่า สามารถปรับความถี่ธรรมชาติได้อย่างอิสระจากค่าควอลิตี้แฟกเตอร์สอดคล้องกับสมการที่ (9) รูปที่ 12 เป็นผลการจำลองผลตอบสนองเชิงเวลาของวงจรกรองความถี่ที่นำเสนอ โดยป้อนสัญญานไซน์ 7μA ที่ความถี่ 3MHz



รูปที่ 11 ผลตอบสนองทางขนาดของฟังก์ชันกรองแถบความถี่ผ่านเมื่อเปลี่ยนแปลงค่า R_1



รูปที่ 12 ผลตอบสนองเชิงเวลาของวงจร ต่อสัญญานไซน์ที่ความถี่ 3MHz

5. สรุปผล

การทดสอบวงจรกรองความถี่ที่นำเสนอด้วยโปรแกรม PSpiceที่มีโครงสร้างของ DDCC ใช้เทคโนโลยีทรานซิสเตอร์ 0.18μm TSMC สมรรถนะของวงจรถูกต้องตามหลักทฤษฎีและ ตรงตามวัตถุประสงค์ที่ตั้งไว้ โดยมีรายละเอียดขั้นตอนและผลการทดสอบโดยสรุปได้ดังนี้ จากการทดสอบพบว่าวงจรสามารถตอบสนองการทำงานได้ 5 ฟังก์ชัน ได้แก่ ฟังก์ชันกรองผ่านความถี่สูง กรองผ่านความถี่ต่ำ กรองผ่านแถบความถี่ กรองหยุดแถบความถี่ และกรองผ่านทุกความถี่ สามารถควบคุมค่าความถี่ธรรมชาติและค่าควอลิตี้แฟกเตอร์ได้อย่างเป็นอิสระต่อกัน

6. เอกสารอ้างอิง

[1] M. Kumngern, and S. Junnapiya, “Tunable voltage-mode multifunction biquadratic filter with three inputs single output employing three single-ended OTAs and two capacitor,” The 4th International Conference on Intelligent System Modeling and Simulation, 2013, pp. 642-645.

[2] Y.H. Ghallab, M.A. El-Ela, and M. Elsaid, “A novel universal voltage-mode filter With three inputs and single output using only two operational floating current conveyor,” The 12th International Conference on Microelectronics, 2000, pp. 95-98.

[3] J.W. Horng, “High-input impedance voltage-mode universal biquadratic filterusing three plus-type CCIIs,” IEEE Transactions on Circuits and Systems, 2001, pp. 996–997.

[4] M. Sagbas, and M. Koksal, “An electronically tunable voltage-mode universal filter using two current conveyors,” Research in Microelectronics and Electronics, 2006, pp. 137-140.

[5] M. Kumngern, M. Somdunyakanok, and P. Prommee, “High-input impedance voltage-mode multifunction filter with three-input single-output based on simple CMOS OTAs,” IEEE International Symposium on Communications and Information Technologies, 2008, pp. 426-431.

[6] W.Y. Chiu, and J.W. Horng, “High-input and low-output impedance voltage-mode universal biquadratic filter using DDCCs,” IEEE Transactions on Circuits and Systems, 2007, pp. 649-652.

[7] M. Kumngern, and S. Junnapiya, “Voltage-mode universal filter with three-input single-output using DDCCs,” IEEE Transactions on Circuits and Systems, 2010, pp. 746-749.

[8] J. Hu, Y. Xia, T. Xu and H. Dong, “A New CMOS Dif-ferential Difference Current Conveyor and Its Applica-tions,” 2004 International Conference on Communica-tions, Circuits and Systems, Vol. 2, 2004, pp. 1156-1160.

[9] S. Maheshwari, A. Gangwar, “Versatile Voltage-Mode Universal Filter Using Differential Difference Current Conveyor” Circuits and Systems, 2011, Vol. 2, pp. 210-216.